検索  
       


SystemVerilogによるLSI設計  
Stuart Surtherland,Simon Davidmann and Peter Flake  浜口 加寿美・河原林政道・高嶺 美夫・明石 貴昭 訳
発行元:丸善(株)出版事業部

【税込価格】4,725円
《税抜価格  4,500円》
【判型・フォーマット】A5
【ページ数・時間】338ページ
【ISBNコード】978-4-621-07515-9
【発行年月】2005年01月

45point
★送料及び送料ポイントについてはこちら
返品について 返品について
不良品以外の返品はできません。

SystemVerilogは、Verilog HDLを新たに大幅に機能強化したものであり、デザイン、テストベンチ、形式的検証、C言語ベースAPIが機能拡張されている。これにより設計者、検証エンジニア、アーキテクトに重要な新機能を提供し、異なるプロジェ....
内容説明をすべて見る:本書の目次情報(掲載のないタイトルもありますがご了承ください。)

「代金引換払いでの購入」「公費・請求書決済で購入」の際の商品追加の方法について

別の商品を続けて追加購入いただけます。丸善発行商品一覧、または 取り扱い商品版元一覧より、続けてお買いになりたいタイトルをお選びいただき、購入のボタンを押しますと、カゴ(注文フォーム)に商品が追加されます。
カゴ画面は閉じてしまっても、24時間情報を保持しています。代金引換払い(もしくは公費・請求書決済)購入ボタンの上部にある「買い物カゴの中を見る」のボタンを押すと、カゴ画面が再び表示されます。

納期:ご注文後2営業日以内に出荷
送料ポイント50point以上のご購入で送料無料になります。(50point未満では380円です。)
宅配業者(ゆうパック)がお届けの際、代金をお支払いください。
在庫状況やお届け地域により遅れが生じる場合がございますがご了承ください。詳しくはご注文ガイドをご覧ください。
納期:ご注文後約1週間から10日で出荷
法人にご所属で、かつ法人名義でご購入の場合、こちらの請求書決済をご選択いただけます。
(個人の方は申し訳ございませんが、代金引換払い、または丸善オンラインストアをご利用ください。)
送料として、1回のご注文につき500円を加算させていただきます。
在庫状況やお届け地域により遅れが生じる場合がございますがご了承ください。詳しくはご注文ガイドをご覧ください。

丸善とAmazon.co.jpの共同ブランドストアでお買い求めいただけます。直接商品ページにジャンプします。
ご利用には会員登録が必要です。決済はクレジットカード、Amazonショッピングカード、代引、コンビニ、ネットバンキングなど多彩な方法をご用意しております。


107515
 携帯電話からもお求めいただけます。
 (代引/公費・請求書決済いずれも可能です)

■左のQRコードをスキャンしてください。
■URL入力の場合は
  http://pub.maruzen.co.jp/k/shop/  へアクセス。
  6桁商品コード入力欄107515と入力してください。


☆詳しい購入の流れはこちらから


関連書籍
CMOS RF 回路設計 税込価格4,410円
アナログCMOS集積回路の設計 演習編 税込価格5,250円
SoC開発講座 税込価格4,725円
CMOSモデリング技術 税込価格7,350円
アナログCMOS集積回路の設計 基礎編 税込価格4,200円
アナログCMOS集積回路の設計 応用編 税込価格8,610円
System Cによるシステム設計 税込価格5,040円
タウア・ニン  最新VLSIの基礎 税込価格8,190円


変わりゆく地球
ワイヤレス通信工学
Realize工学専門書ショップ